מהנדס/ת Verification

Verification Engineer מיקום: חולון| ארגון מוביל |עבודה מהמשרדים במסגרת התפקיד: זו הזדמנות לקחת חלק בפרויקטים טכנולוגיים מתקדמים ומגוונים בתחומי FPGA Verification , עיבוד אות, Controllers ועוד. פיתוח סביבות במתודולוגית UVM עבור וריפיקציית FPGA במגוון פרויקטים, עיבוד אות, Controllers ועוד המשרה כוללת הגדרה, ארכיטקטורה ופיתוח סביבות אימות מרמת Block level עד Full-chip עבודה בצמוד לצוותי פיתוח FPGA , מהנדסי מערכת ואלגוריתמיים דרישות התפקיד: • ניסיון של 5+ שנים בתחום ה- Verification , משלב הגדרת Test Plan ועד Coverage • השכלה רלוונטית • ניסיון מעשי במתודולוגיית UVM וב SystemVerilog – • ניסיון בפיתוח סביבות Verification עבור FPGA / ASIC ברמות Block ו Full-Chip • ניסיון ב- RTL Debugging מרמת Block ועד System Level • עבודה עם כלי סימולציה, יתרון ל Questa Simulator – • ניסיון בכתיבת סקריפטים ב- Python, TCL, Bash/Csh • עבודה בסביבת Linux • ניסיון בעבודה מול צוותי FPGA , ארכיטקטורה, מערכת ואלגוריתמים • יכולות אנליטיות ופתרון בעיות ברמה גבוהה • יכולת עבודה עצמאית ובצוות בסביבה מולטי-דיסציפלינרית • אנגלית טכנית ברמה טובה מאוד